IBM Research och Samsung har utvecklat en ny teknik med vilken framtidens chip kan komma att bli effektivare och betydligt mycket mer strömsnåla än de chip som används idag.

Man kallar sin nya teknik för "Vertical-Transport Nanosheet Field Effect Transistor" (VTFET). Tekniken innebär att man staplar transistorer lodrätt på chippet och att transistorerna kan effektivisera sin kapacitet eller strömförbrukning. IBM skriver om VTFET jämfört med dagens tekniker för att utveckla chip:

"Today’s dominant chip architectures are lateral-transport field effect transistors (FETs), such as fin field effect transistor, or finFET (which got its name because silicon body resembles the back fin of a fish), which layers transistors along a wafer’s surface. VTFET, on the other hand, layers transistors perpendicular to the silicon wafer and directs current flow vertical to the wafer surface. This new approach addresses scaling barriers by relaxing physical constraints on transistor gate length, spacer thickness, and contact size so that these features can each be optimized; either for performance or energy consumption."

I tester ska chip utvecklade med VTFET visat upp den dubbla kapaciteten och 85 procent lägre strömförbrukning jämfört med chip som utvecklats med finFET-teknik. I en pressrelease skriver IBM att chip utecklade med VTFET skulle kunna leda till att till exempel batterier i en mobiltelefon skulle kunna räcka en vecka istället för som idag några dagar.

När vi eventuellt skulle kunna få se chip utvecklade med VTFET i konsumentprylar nämns inte. Det lär dock sannolikt ta några år innan så kan bli fallet. Här nedan kan ni kolla in ett klipp från IBM där de snackar lite mer om VTFET.